点击图片查看原图
编址是同样类型输入或输出点的模块在链中按所处的位置而递增，这种递增是按字节进行的，如果CPU或模块在为物理I/0点分配地址时未用完一个字节，那些未用的位也不能分配给I/O链中的后续模块。
例如，某一控制选用CPU224，所需的输入／输出点数为：数字量输入24点、数字量输出20点、模拟量输入6点和模拟量输出2点。
本可有多种不同模块的选取组合，并且各模块在I/O链中的位置排列也可能有多种，图2所示为其中的一种模块连接形式。表1所示为其对应的各模块的编址情况。
|
主机 |
模块 1 |
模块 2 I/O |
模块 3 |
模块 4 |
模块 5 |
|
I0．0 Q0．0 |
I2．0 |
Q2．0 |
AIW0 AQW0 |
I3．0 Q3．0 |
AIW8 AQW4
AIW10 |
● 同类型输入或输出的模块按顺序进行编制。
● 数字量模块总是保留以8位（1个字节）递增的映象寄存器空间。如果模块没有给保留字节中每一位提供相应的物理点，那些未用位不能分配给I/O链中的后续模块。对于输入模块，这些保留字节中未使用的位会在每个输入刷新周期中被清零。
● 模拟量I/O点总是以两点递增的来分配空间。如果模块没有给每个点分配相应的物理点，则这些I/O点会消失并且不能够分配给I/O链中的后续模块。
